PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-106688

(43)Date of publication of application: 22.04.1997

(51)Int.Cl.

G11C 16/06 HO1L .27/115 HO1L 21/B247 H01L 29/78B HO1L 29/792

(21)Application number: (IB-112859

(71)Applicant:

SGS THOMSON MICROELECTRON SRL

(22) Date of filing:

1)7.05,1998

(72)Inventor:

CAMPARDO GIOVANNI BEDARIDA LORENZO **FUSILLO GIUSEPPE** SILVAGNI ANDREA

(30)Priority

Priority number: 95 95830183


Priority date: 05.05.1995

Priority country: EP

(54) NONVOLATILE MEMORY, ESPECIALLY NONVOLATILE FLASH EEPROM

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain a memory in which at least two of a plurality of sectors in a memory array can be addressed simultaneously. SOLUTION: A memory array 2 in a memory provides a global bit line 13 extending along the overall length thereof and connected with respective local bit lines 14. A switch 15 is disposed between the global bit line 13 and each local bit lines 14 and a selected global bit line 13 is connected selectively with only one associated local bit line 14. The switch 15 is controlled over a control line by means of a local decoding unit 17 to address sectors S1-S12 independently thus performing various operations (read, erase, write) simultaneously for two different sectors in different row and column.



LEGAL STATUS

[Date of request for examination]

07.05.1996

[Date of sending the examiner's decision of rejection]

15.08.2000

[Kind of final disposal of application other than the examiner's

decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

2000-18032

[Date of requesting appeal against examiner's decision of

13.11.2000

rejection]

[Date of extinction of right]

(19) [[本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出頭公開番号

特開平9-106688

(43)公開日 平成9年(1997)4月22日


	進別記号	P.I. 技術表示箇所
(51) Int.CL* G11C 16/06		G11C 17/00 309J 309F
HOLL 27/115 21/8247 29/718	7 	HO1L 27/10 434 29/78 371
29/7/12	· · · · · · · · · · · · · · · · · · ·	春金譜求 有 端求項の数17 OL (全 13 貝)
(21) 出觀番号	特顧平8 —11 2859	(71)出職人 392092888 エスジーエスートムソン マイクロエレク
(22)出黨日	平成8年(1996)5月7日	トロニクス エス. アール. エル. SGS-THOMSON MICROEL
(31) 優先相主張母号 (32) 優先日 (33) 優先相主張国	95830183.0 1995年5月5日 イタリア (IT)	ECTRONICS S. R. L. イタリア図 20041 ミラノ アグラーテ プリアンツァ ヴィア シー. オリヴ エッティ 2
		(72) 発明者 ジオヴァッニ・カンバルド イタリア国、24128 ペルガーモ、ヴィ ア・セガンティーニ、5
		(74)代理人 弁理士 簡并 大和 (外3名)
		最終頁に就く

(54) 【兇明の名称】 不揮発性、特に、フラッシュEEPROM配住装置

(57)【製約】

【課題】 メモリアレイの複数のセクタのうち少なくとも2つを何時にアドレスすることができる記憶装置を提供する。

【解決手段】 記憶装置のメモリアレイ (2) はその全 段に沿って伸びるグローパルピット線 (13) を提供し、それぞれのローカルピット線 (14) に接続されている。スイッチ (15) は、グローパルピット線 (13) とそれぞれの各ローカルピット線 (14) との間に配設され、選択されたグローバルピット線 (14) と、それに関連する1のみのローカルピット線 (14) と、それに関連する1のみのローカルピット線 (14) と、を選択的に接続させる。スイッチ (15) は、ローカルデコーディングユニット (17) により、制御線に近って 別御され、セクタ (51~512) を独立してアドレスし、異なる行および列における2つの異なるセクタにおいて、同時に諸動作(読み込み、消去、書き込み)を行う。



特別平9-1066×8

(2)

【特許請求の範囲】

【請求項1】 内数のセクタ(S1~S12)に分類される・定数のメモリセル(30)を含むメモリアレイ(2)を含むメモリアレイ

(2)を何する記憶装置(1)であって、

前記メモリアレイの前記セクタのうち少なくとも2つを 同時にアドレスするための手段(14,15,17)を 行することを特徴とする記憶技置。

【請求項2】 請求項1記級の記憶装置であって、前記セクタ(S1~512)は、行セクタ(11)と列セクタ(12)に整列されており、第1の方向に伸びる第1 10のセクタ線と該第1の方向と直行する第2の方向に伸びる第2のセクタ線を形成しており、

液配度装置が、耐起第1の方向と平行で前起第1のセクタ線の全長にほぼ沿って伸びるグローバルバイアス線 (13)と、

前記各グローバルバイアス線用の複数のローカルバイアス線(14:25, 26)であって、前記第1の方向に平行に伸び、前記第1のセクタ線を形成するセクタと少なくとも数において等しいローカルバイアス線と、

各パイアス線とそれぞれのグローバルパイアス線との間 20 に置かれた複数のセクタ選択手段(15;32,33) と、

前記選択手段が前記セクタを別々に制御するための制御 手段(17,15′)とを有することを特徴とする記憶 装績。

【請求項3】 請求項2 記載の記憶接機であって、前記セクタ選択手段が、制御線(16)とローカルデコーディングユニット(17,17)とに顧次接続する制御ターミナルを有するセクタ選択トランジスタ(15;32,33)を行し、

少なくとも1つの前記制御線が各セクタ(S1~S1 2)のために配設されていることを特徴とする記憶技術。

【論求項4】 請求項3記級の記憶整置であって、前記 グローバルバイアス線がグローバルピット線(13)で あり、

前記ローカルバイアス線がローカルビット線(14:25,26)であり、

前記ローカルデコーディングユニットが、 該記憶装置 (1) の制御ユニット (7) により制御される列デコー 4D ディングユニット (17, 17) であることを特徴と する記憶装置。

【請求項5】 請求項4記載の記憶装置であって、前記制御線(16)が隣接する行セクタ(11)の間に伸びていることを特徴とする記憶装置。

【請求項6】 請求項4または5記載の記憶装置であって、返記憶装置が各グローバルビット線(13) 用および各セクタ(S1~S12) 用の第1(25) および第2(26) のローカルビット線を右しており、

|前記セクタ選択トランジスタが、各グローバルビット線 50 円線(81~816)よりも多い数のグローバルビット

とその各第1のローカルビット線との間に位置する第1のセクタ選択トランジスタ(32)と、各グローバルビット線とその各第2のローカルビット線との間に位置する第2のセクタ選択トランジスタ(33)とを含み、

同一のセクタ内の前記第1のセクタ選択トランジスタは 同一の第1の制御線(16)に接続しており、

同一のセクタ内の前記第2のセクタ選択トランジスマは 同一の第2の制御線(16)に接続していることを特徴 とする記憶装置。

【湖求項7】 前記謝求項4~6のいずれか1つに記載の記憶装置であって、複数のデコーディングセクション(34)より形成される行デコーディングユニット(3)を有しており、

前記各デコーディングセクションが、2つの複数アドレス入力と、1つの複数アドレス選択入力とを有しており。

前記各複数のアドレス入力が、前記各デコーディングセクションに2つの異なる行アドレスを供給するために、それぞれの複数のアドレス線(36、37)に接続されており、

が記アドレス選択入力がそれぞれのアドレス選択線(38)に接続され、前記デコーディングユニットの各セクション(34)に、前記2つのアドレスと関連して使用される情報信号を供給することを特徴とする記憶衰渡。 【請求項8】 前記請求項4~7のいずれか1つに記載の記憶衰渡であって、デジタルワードが複数のピットから形成され、各々がそれぞれのメモリセル(35)に記憶されており、

同一のデジタルワードに関連するメモリセルはすべて同る30 一のセクタ(\$1~\$12)に属していることを特徴とする記憶装置。

【請求項9】 請求項8記載の記憶装置であって、前記グローバルビット級(13)に投続される列デコーディングユニット(4;65,67)を有しており、

前記列デコーディングユニットが複数の出力線 (B (~ B 1 6) を有しており、

各出力線が、異なる列セクタ(12)に属する複数のグローバルビット線に接続されていることを特徴とする記憶技置。

【請求項10】 請求項9記載の記憶装置であって、前記列デコーディングユニット(4:65,67)か、前記グローバルビット線(13)に沿った複数の第1のビット選択トランジスタ(58)を有しており、

グローバルビット線と関連で同一の出力線に接続される 前記第1のビット選択トランジスタの全てが、同一の選 担信号(YN1~YN16)により制御されることを特 徴とする記憶装置。

【 翻求項11】 調求項9または10記載の記憶装置で あって、少なくとも1つの列セクタ(12)が、前記出 71線(81~816)よりも多い数のグローバルビュト (3)

\$阴平9-10668×

線(13)を有しており、

少なくとも1つの前記列セクタにおける前記グローバル ピット線が線グループ(63)に分類され、

1つの線グループにおける前記グローバルビット線が共 に接続されており、第2のピット選択トランジスタ(6) の)によりそれぞれの出力線に接続されていることを特 徴とする記憶技道。

【請求項12】 請求項10記載の記憶装置であって、 線グループ(63)における前記グローバルビット線 (13)に沿って位置する第3のビット選択トランジス 10 タ(59)を有しており、該第3のピット選択トランジ スタ(59)は前記第1の選択トランジスタを制御する 前記選択信号(YNI~YN16)により制御されてい ることを特徴とする記憶装置。

【請求項13】 前記請求項4~12のいずれか1つに 記載の記憶装置であって、前記グローバルピット線(1 3) に接続される第1 および第2の列デコーディングユ ニット (65, 67) と、

前起第1および第2の列デコーディングユニットにそれ ぞれ接続される第1および第2のセンスアンプユニット (66,68)とを有することを特徴とする記憶技能。 【請求項14】 請求項13記載の記憶装置であって、 前記第 1 の列デコーディングユニットおよびセンスアン プユニット(65、66)が、訳み出し段階中にアクテ ィブとされ、

前記第2の列デコーディングユニットおよびセンスアン プユニット(67、68)が、消去およびまき込み段階 中にアクティブとされることを特徴とする記憶技能。

【請求項15】 前記請求項4~14のいずれか1つに 記載の記憶装置であって、ユーザーセクタアドレス信号 (7 a) が供給される複数のアドレス入力を供給するマ ッピングユニット(73)と、

実際のセクタアドレス付号 (7.5)を供給する複数のア ドレス出力とを行し、

前記マッピング ユニットが、前記ユーザーセクタアドレ ス信号と前記実際のセクタアドレス信号との相関関係を 記憶することを特徴とする記憶装置。

【請求項16】 請求項15記載の記憶装置であって、 前記マッピングユニット (73) が不揮発性のメモリで あることを特徴とする記憶装置。

【請求項17】 請求項16記載の記憶装置であって、 **前記不揮発性のメモリ(73)が前記メモリアレイ** (2) の一部により形成されていることを特徴とする記 悠装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は不抑発性、特に、フ ラッシュEEPROMメモリ装置に関する。

[0002]

PROMメモリは、1つのセクタの読み出しと他のセク クの書き込みまたは消去とを同時に行うことはできず、 つまり、メモリはブロックされ、他のセクタでの選ぎ込 みまたは消去を終えるまで、機能(例えば、読み出し) を実行することができなかった。消去に長時間費やす風 点から、このような制限は不都合であり、特に、メモリ がマイクロコントローラーの一部を形成する場合、返マ イクロコントローラーはフラッシュメモリへのアクセス をブロックする適切な回路を設けなければならず、シス テムがより複雑化してしまう。

[0003]

30

【近明が解決しようとする課題】本発明に関する問題に 対する概念について、列に配置されたセクタを有するフ ラッシュメモリの構造が図1に示されている。

【0004】本発明に適切な邸分のみ示されている四1 において、メモリ1は、行および列に配償され、矢印 8. 9で図示されたワード線およびピット線によりアド レスされたメモリセルで構成されるメモリアレイ2と、 ワード線8がアレイ2の選択された行をバイアスするよ う伸ばされた行デコーダ3と、ビット線9を接続し、ア ドレスされたアレイ2のピット線をパイアスし、また、 出力ユニットへ接続するよう設けられた列デコーダ 4 と、複数のセンスアンプからなり、デコーダ3。 4 によ り選択されたメモリセルにコードされた情報をセンスす るよう行デコーダイに接続されたセンスアンプユニット 5と、ユニット5にセンスされたデータを一時的に保持 するようセンスアンプユニット 5 に接続された出力に二 ット6と、行および列デコーダ3。 4 にアドレスを発生 し、ユニット 5. 6に制御信号を発生する、例えば、F SM(Finite State Machine)のような制御ユニット7 とを有する。簡略化のため、制御ユニット7はまた。必 **奨な供給准圧を発生させる供給電圧発生部を含み、 長行** 動作(例えば、消去中のメモリセルの内容の運統的なチ ェック)により外部メモリ1 (矢印7a) または内部ユ ニット7から供給されるコード化されたアドレスを発生 するものであってもよい。

【0005】アレイ2のセルはセクタに分類され、何一 のセクタのセルは共通の端子、例えば、ソース端子を与 え、一括消去される。図では、メモリセルは列に配置さ 40 れた3つのセクタ2 a、2 b. 2 c に分類されている が、以下の説明では行に配置されたセクタにも同様に適 用することができる。

【0006】セクタを消去する場合、一連の動作が開始 され、前提条件の段階および、実際の消去過程および確 認過程を含む消去段階が実施される。

【0007】前提条件の段階では、実際の消去前に、セ クタにおけるすべてのセルが同一の条件にされ、そのす べてが阿様に消去されるよう保証する。この目的いた め、セルに記憶されたデジタルワードを構成するパイト 【従来の技術】従来の不揮発性、特に、フラッシュ E E 50 が連続的にアドレスされ、パイトに対応するセルが音き

(4)

アスする。

込まれ、行および列デコーダ3、4とセンスアンプユニット5を用いて確認される。火際の消去過程および確認過程においても、行および列デコーダ3、4とセンスアンプユニット5が使用され、セクタの消去に数時間(1 秒程度)費やされる。その間、デコーダおよびアンプユニット3~5はパイアスおよび確認に費やされ、その他の機能を実行することができないという好ましくない状況が発生する。

【0008】そこで、本発明の目的は、異なるセクタにおいて異なる機能を実行する(例えば、1つのセクタの 10 読み出しと同時に他のセクタを消去する)ことができる不揮発性メモリ製器を提供することにある。

【0009】本が明の前記ならびにその他の目的と新規な特徴は、本明細葉の記述および添付図面から明らかになるであろう。

[0010]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 下記のとおりである。

【0011】すなわち、本発明によれば、複数のセクタ 20 に分類される一定数のメモリセルを含むメモリアレイを 何するメモリ接触であって、前記メモリアレイの前記セクタのうち少なくとも2つを同時にアドレスするための 下段を有することを特徴とする不揮発性メモリ波體を提供する。

【0012】本が別の様々な好適な実施形態が、添付図 所を参照する化がにより以下に説明されるであろう。

[0013]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて詳細に説明する。

【0014】本が明の第1の特性によれば、図1にはメモリ技識の全体構造が示されており、メモリアレイは、 異なるセクタにおいて複数の機能を同時に実行させるよう形成されている。図2ではメモリアレイの実施形態が 例示されており、アレイ2は異なる大きさの12のセクタS1~512が有し、セクタS1~S6の大きさはより り小さく、データの格納に用いられ、セクタS7~S1 2の大きさはより大きく、プログラムの格納に用いられる。

【0015】セクタS1~S12は2つの直交する直線 40 【0020】図3の実成 方向を規定する行11 および列12に配置されている。 詳細には、セクタS1~S6は第1行に、セクタS7~ S9は第2行に、セクタS10~S12は第3行に配置 され、大きさの注翼について、各列にはより小さいセク タから2つづつ配置されている(即ち、第1列にはセク タから2つづつ配置されている(即ち、第1列にはセク タが62つづつ配置されている)。本発 明の目的(即ち、2つのセクタが読み出しおよび消空するための、即ち、異なる機能を実行するための同時のア けられている。図3には カーダの機能を含わせた1 各対は以降、単一のセクタとして考慮する。また、多少 50 のみが設けられている。

及誰化してしまうが、セクタS1~S6は独立に扱われる。グローバルバイアス線(実施形態ではグローバルビット線)13は、2つの直線方向の1つに配置されたすべてのアレイ2に沿って(実施形態では列セクタ12に充分な長さに沿って)伸びており、ローカルバイアス線14(前記直線方向に配置された個々のセクタのローカルバイアス線であり、この場合、列セクタ12に配置された3つのセクタの各々のローカルバイアス線)に接続している。グローバルバイアス線13と対応する個々のローカルバイアス線14との間には、スイッチ15が設けられ、選択されたグローバルビット線13と関連する3つのローカルビット線14のうち1つだけを選択的に

接続し、異なる線(行および列)の一部を形成する?つ

の異なるセクタにおいて同時に、また、独立に機能(説

み出し、消去、調き込み)を実行するようセクタをバイ

【0016】同一のセクタにおけるスイッチ15は共通に制御される(セクタ対S1~S2、S3~S4、S5~S6を除く、同一の制御信号に制御される個々のけのセクタ)が、他のセクタに対しては独立に制御される。このため、スイッチ15の制御端子は制御線16(各セクタに1つ)に接続され、更に、1つまたは複数のローカルデコーダ17に接続されている。図2の実施形限では、同一の行のセクタに対応する制御線16はそれぞれのローカル列デコーダ17に接続されている。

【0017】図2にはまた、個々のセクタの読み出し、 肉き込みおよび消去の段階に従って、線20にパイアス するよう制御ユニット7に制御されたソースデコーダ2 1、更に、そのデコーダに接続されたソース線20(各 30 セクタに1つ)が例示されている。

【0018】セクタ51~S12において、機能を同時に実行させるため、ユニット3~5に適切な変更、例えば、ユニットを単純に複製するなどがなされなければならないことは明らかである。

【0019】図2のメモリアレイの更なる実施形態として、図3には多数のメモリアレイおよびセクタS7~S12として示されている構造は、セクタS1~S6として示されているものと同じである。

【0020】図3の実施形態において、各セクタの各グローバルピット線は、セルの緻密化を図るため、2つのローカルピット線25、26に接続されており、グローバルピット線13(通常、第2金属レベル(第2面線)に形成されている)が、接続に大きさが充分であるようローカルピット線14(通常、第1金属レベル(第1配線層)に形成されている)より太くされることを考慮している。6つの制御線16が各セクタの行11に設けられている。図3にはまた、図2における3つのデコーダの機能を合わせた1つのローカル列デコーダ17'のみが設けられている。

特開平9-106683

(5)

【0021】各セグタS7~S12(図示してしない各 セクタS1~S6も)は、行と列に配置された多数のメ モリセル30を有している。従来、各セクタにおける全 てのセル30は、同一の共通のソース線20に接続され たソース端子を有し、同一の行におけるセル30は、同 ・のワード線3! (隣接するセルの同一の行における全 てのセルに共通)に接続された制御ゲート端子を有して いる。|4一の列におけるセルは、2つのローカルピット 線のうちの一方に投続されるドレイン端子を有し、詳細 には、ローカルビット線25に接続されるセルとローカ 10 ルピット線2.6に接続されるセルとがワード線3.1の方 向に交互になるよう接続されている。

. 7

【0022】ローカルピット線25.26の各々の対 は、それぞれグローバルピット級13に対して選択トラ ンジスタ32,33を介して接続されており、それぞれ のトランジスタは制御線16に接続されるゲート端子を 何している。詳細には、各々のセクタにおけるトランジ スタ32(セクタにおけるグローバルビット線し3と各 ローカルビット線25との間に設けられている)は、全 て同一の制御線16に投続されており、さらにそれぞれ 20 のセクタにおけるトランジスタ33 (グローバルビット 線13と各ローカルピット線26との間に設けられてい る) は、全て異なった側御線16に接続されている(セ クタS7、SIOを参照)。 実施形態に示されるよう に、各々の行セクタ11は3つのセクタ(またはセクタ S1~S6の場合、集合セクタ)を有し、各々の行セク ター1について6本の制御線16で充分である。

【0023】制御線16は、好適には、2つの異なった 行セクタ11の間に通常存在する隙間の中を伸びてお り、好適には、第1レベル(第1配線層)の金属線を形 成している。 実施形態においては、共通のソース線20 は2つの異なった列セクタ12の間に通常存在する隙間 の中を伸びているが、逆に、グローバルバイアス線がワ 一下線である場合、列の間のスペースに、対応するロー カルワード線の選択トランジスタのための制御線を設け るようにしても良く、例えば、ゲートの応力が考慮され ない場合には、適用することができる。

【0024】図2および図3に示されるように、メモリ アレイを設けることにより、所定の行および列セクター 1、12を読み、かつ別の行と列における他のセクタを 40 消去することができる。 図示されるローカルデコーディ ング装置によって可能となることが、図2および図3に 示されたセクタ構造について図4に概念的に示されてい る。详細には、凶4に示すように、セクタS1またはS 2における傑作(読み出し、書き込み、消去)の実行 (つまりセクタら1または52に対するアクセス) によ り、セクタS8 S11、S9、S12の1つにおける 操作を同時に実行(つまりアクセス)することができ、 セクタS3またはS4にアクセスすると、同時にセクタ S9, S12, S7, S10の1つにアクセスすること 50 ーディング用回路を形成する。実機にあっては、NAN

ができ、セクタS5またはS6にアクセスすると、同時 にセクタ58、S11、S7、S10の1つにアクセス することができる。

【() 0 2 5】例えば、プログラムセクタS9,S12に 記憶されたプログラムの実行を妨げることなくデータセ クタS3を消去するためには、セクタS3を消去する際 にプログラムセクタをアクセス可能な状態に維持しなけ ればならないが、セクタS3に接続された共通のソース 線20を12Vに、そして、セクタS3の全ての行を0 Vに維持することが可能となり、このときには、FSM 7 (図1) は消去時間を制御する。同時に、FSM7 は、セクタS9、S12の行と列をアドレスし、プログ ラムを読み出すため(あるいは他の操作を実行するた め) に設けられている。

【0026】本発明の他の観点によれば、行デコーグが 提供され、これは、関連する回路を充分に複製すること なく、同時に2つの異なった行をアドレスすることがで き、図5に示されている。

【〇〇27】図5に示された行デコーダ3は、列セリタ 11の数(この場合は3つであり、そのうち2つが悩示 されている) に等しい数のデコーディングセクション3 4を有し、各々のデコーディングセクション3 4は2n のデータ入力を与えるマルチプレクサ35を有してい り、ここでnは、メモリアレイにおける全ての行をアド レスするために必要となるビット数に等しい。マルチプ レクサ35のデータ入力は、nのアドレス線36,37 の2つのグループに接続されており、各々は異なったア ドレスをコードし、マルチプレクサ35は、さらに、こ のマルチプレクサ35が線36、37との2つのアドレ スのいずれを使用するかについて特定するmの選択線3 8に接続されたmの選択入力を有しており、アレイ2の 中における2つの異なった列を同時にアドレスする。換 はすれば、選択線38によって、各々のマルチプレクサ は、椒36についてのアドレスを出力すべきか、練37 についてのアドレスを出力すべきか、あるいは全くアド レスを出力しないかを知ることになる。

【0028】したがって、マルチプレクサ35は第1の 数の出力端子41(n/2に等しい)と、第2の数の出 力端テ42 (n/2に等しい)を有する。出力端デ41 はNANDゲート39の入力端子に直接あるいは反転し で接続され、線36または線37について特定されたア ドレスの第1の半分をコードする。また、出力端デ42 は論理ユニット40に接続され、線36または線37に ついて特定されたアドレスの第2の半分をコードする。 論理ユニット40はまたNANDゲート39の出力端子 42に接続されている。 論理ユニット 40は、対応する 列セクタ 12における行に等しい数の出力を有する結合 川回路(レベルシフト回路に加えて)を実質的に行して おり、NANDゲート39とともに2つのレベルいデコ

(6)

特別平9-1066×8

ţu

Dゲート39は、直接あるいは反転される人力端子を有し、第1の半分のアドレスをディコードし、同様にNANDゲート39の出力を使用して論理ユニット10は第2の半分のアドレスをディコードする。

【0029】各々の論理ユニット40のそれぞれの出力は対応するインパータ45の第1の入力端子に接続されており、これはノード46に接続された第2の人力端子を行し、ワード線31に接続された出力端子を有する。行デコーダ3は各々の列11のための3つのノード46を行しており、各々のノード46は2つの供給線50、51に対して、それぞれPチャンネル型MOS選択トランジスタ47、48によって接続され、これらの2つのトランジスタ47、48は、イネーブルユニット49(各々の行セクタ11のため)に接続された制御端子を行している。

【OO3O】線50はセルを読み出すための選用VCCを 供給し、これに対して、線51はセルを消去したり占き 込むための消去中圧VPPまたは照合地圧VV供給する。 【0031】各々のイネーブルユニット49は、一対の スイッチ52.53を実質的に有しており、これらは各 20 々の供給選択トランジスタ47,48のためであり、各 トランジスタイ7、18の制御ゲートをアースに対して 接続したり、非体統状態にし、その結果、トランジスタ をオンあるいはオフに作動させる。スイッチ52,53 は、これらのスイッチ52、53の状態を制御し、その - 結果、インパータ45に供給するトランジスタ48,4 9を制御するためのイネーブル線54(この場合、トラ ンジスタ47.48およびスイッチ52.53の数に等 しい数の6本有する)を介して制御ユニット7によって 供給される制御信号により制御される。インバータ45 30 は、線36、37について特定されたアドレスに基づい て論理ユニット40によりイネーブルされ、したがっ て、職54についての側御信号によって特定されて、線 50または繰51についての選圧でそれぞれのワード線 31をパイアスする。また、複製用アドレス線36.3 7により、そして上述したようにマルチプレクサ35を 制御する線38によって、線36.37に対して2つの 異なったアドレスを送ることが可能となり、同時に2つ の指示を実行するための異なった行セクタ11における 2つの異なった約31をアドレスすることが可能とな **ئ**د

【0032】従来、メモリアレイ出力は同一のワードにおけるピットが、(他のセクタに属する)1つの行に分配されるように以際に構成されている。これに対して、本発明にあっては、メモリアレイ2の出力は同一のセクタ内に集中されている。このタイプの構造を充足する列デコーダは、図6に示されており、セクタ510、S11に関するセクダ512における1つの行についての異なった数のセルのために、そして、これらのセクタから伸びる異なった数のグローバルピット線のために、セク

タS 1 2 から仲ぴるピット線が 2 つのレベルにディコードされる。

【0033】図6において、各々のセクタはセンスアンプ5に送られるべき16ビットに対応して16の出力を与えるようになっている。つまり、セクタS10、S11(回一の列セクタ)2における対応するセクタ)は16本のグローバルビット線に接続されるようになっており、セクタS12は48本のグローバルビット線に接続されるようになっている。しかしながら、以下に述べる10ように、異なった数の出力(例えば、8つ)やセクタから仲びる異なった数のピット線を有する異なった形似の構造とすることも可能である。

【0034】すなわち、図6におけるデコーダイは、一 端郎でセンスアンプ5に接続され、かつ選択トランジス タ58~60を介してアレイセクタのグローバルビット 線13に他端部で接続された16本の出力線B1,B 2. · · · . B 1 6 (各々のワードにおける 1 6 ビット に対応する)を有している。詳細には、セクタS10、 S 1 1 からの 1 6 本のグローバルビット線は、それぞれ の第1の選択トランジスタ58によってそれぞれの出力 級B1~B16に対して接続され、その結果、セクタS 10の第1のグローバルビット級13はセクタS11の 第1のグローバルビット線13と第1の出力線B1とに **仮続され、セクタS10の第2のグローバルビット級1** 3はセクタS11の第2のグローバルビット線13出第 2の出力線B2とに接続され、以下同様なっている。同 一の出力線B1~B16に接続されたセクタ\$10. \$ 11のグローバルビット線についての選択トランジスタ 58は、御御ユニット7に接続されたそれぞれの制御線 62を介して供給される同一の側御信号YN1~YN1 6によって制御される。

【0035】セクタS12のグローバルビット線13の 三爪線63は、また、制御線64を介して供給されるそ れぞれの信号 YM1~YM16によって制御される第2 の選択トランジスタ60により出力線B1~B16に接 **続され、さらに制御ユニット7に接続されている。つま** り、同一の三重線63(同一の出力線B1~B16に接 続されている) におけるセクタS12の3つのグローバ ルピット線13は、それぞれ第3の選択トランジスペ5 9によって制御される。詳細には、各々の三重線63に おける第1のグローバルビット線に接続された選択トラ ンジスタ59は、セクタS10、S11の第1のグロー バルビット線を制御する信号YNIによって制御され、 各々の三重線63における第2のグローバルピット線に 接続された選択トランジスタ59は信号YN2によって 制御され、第3のグローバルビット線に接続された選択 トランジスタは信号YN3によって制御される。

【0036】従って、セクタS10において、セルミたはセルのいくつかを連続的に読み出すために、行デコー50 ダ3は行を選択する。また、ローカルデコーダ17:t、

(7)

30

セクタSIOにおいて列(図2のローカルピット線1 4、図3の線25、26)を選択する。さらに、選択ト ランジスタ58は、信号YN1~YN16によって、週 択された列を選択された出力線BI~BI6に選択的に 接続する。ローカルデコーダーフによって選択されなか った他のセクタS1~S9、S11、S12が読み出し を妨げることは決してない。逆に、セクタS12におい てセルまたはセル心いくつかを読み出すために、選択ト ランジスタ60は、信号YM1~YM16によって特定 された線13の出毛線63と出力線B1~B16とを接 統するのみである。また、各三重線63内では、トラン ジスタ59が、投続されるべきグローバルビット線13 を出力に投続する,この場合もまた、セクタSI~SI 1は、ローカル列デコーダ17によって選択されていな いことにより、読み出しを決して妨げない。

11

【0037】しかしながら、列デコーダイは、2つのセ クタを運続的に読み出すのみであり、従って、2つのセ クタが2つの異なる列セクタ12において同時に説まれ るように複製されなければならない。そのため、本発明 の重なる特徴によれば、重なる列デコーダと更なるセン スアンプユニットが設けられている。本発明による構成 は、異なる列セクタ12において、1つのセクタを読み 出し、他のセクタを消去または清き込みできる典型的な 設計であるため、1 つのセンスアンプが消去照合動作の |IIIのみアクティブであり、また、他のセンスアンプが読 み出し動作の間のみアクティブであるようにメモリを側 御することができる。この場合、各センスアンプ内にお いて、捨てられた機能に関係する回路を削除するため に、また、更なるデコードおよびセンスユニットを形成 するための更なるスペースに用いるために、センスアン プをそのなすべき機能に基づいて専用化することができ

【0038】そのように形成された構成が図7に示され ており、これは、読み出し列デコーダ65と、読み出し センスアンブ66と、消去列デコーダ67と、消去セン スアンプユニット68と、図1の構成のユニット6.7 と、図2または図3のようなローカル列デコーダー7ま たは17、および図2のようなソースデコーダ21を示 す。読み出しユニット65、66は、図1の構成におけ る対応するユニット3、4と同様の万法で配設されてい 40 る。また、消去ユニット67、68は、ユニット65。 66と関連してメモリアレイ2、2°と反対側に設けら れている。さらに詳細に言えば、消去列デコーダ67 は、グローバルビット線13の上端(矢印7〇)と接続 されており、ユニット4と同様の方法にて制御ユニット 7によって制御されている。さらに、祔去アンプユニッ ト68は、ユニット67の下流に接続され、制御ユニッ ト7からの制御信号を受け取り、出力信号を制御ユニッ ト7に供給する。

は好適には、ユニット4と同様の構成を呈す一方、セン スアンプユニット66、68は専用化され、それによ り、前述のように、それぞれは各々の機能(読み出しお よび照合)に関運した回路のみを含んでいる。

12

【0040】例えば、セクタS12を読み出し、消乳時 にセクタS1を照合するためには、読まれるべきセクタ S12内のセクタは、読み出し列デコーダ65とローカ ル列デコーダ!7.および行デコーダ3によって適切に パイアスされる。そして问様に、照合されるべきセクタ S 1 内のセルは、消去列デコーダ67とローカル列デコ ーダ17' および行デコーダ3によって適切にパイアス され、従って、2つの異なった行を、好ましくは図った 個して述べたように、線36,37によって供給される 2つの異なったアドレスに基づいて同時にアドレス 4 る。含き込み時におけるデコード(および読み出し) は、好ましくは消去ユニット67.68によってなざれ

【0041】本発明のメモリは、異なるユーザーの模求 に合わせてセクタの数を増加させる構成となっている。 **実際、同一の回路素子を用い、また、行デコーダの大き** さを増加することにより、メモリアレイ2と行デコーダ 3のみを示した図8のように、更なるデータセクタや設 けることができる。セクタS1~S12に加えて、アレ イ2もまた、更なるセクタSA、SB、SC、SD、S **£,SFを供する。これらは、各々のローカルビット線** 1 4またはローカルビット線25、26を供し(セクタ S1~S12と阿様)、かつ、セクタS1~S12のよ うに、各制御線16によって制御される各選択スイッチ 15によって同一のグローバルビット線13に接続され

【0042】行デコーダが、(例えば、マルチプレッサ 35 および図5の実施の形態と関連する回路を加えるこ とによって)、セクタSA~SFの行が独立してアドレ スするように形成されている場合、例えば、セクタSA と同時に消去セクタS4を読み出すことが可能である。 【0043】提案されている構成は、メモリスペースに アドレスするので、セクタが近接していない配置を置い **隠し、そのため、近接したセクタ配列で動作している印 象をユーザーに与える。**

【0044】この目的のために、マップテーブルは、セ クタが近接していない実際の配置を明らかに近接してい る配置と関連させるため、ユニット7から上流にいみ設 けられる必要がある。これは、図9(a)に概略が示さ れており、そこには制御ユニット7とメモリ1のマップ テーブル73のみが示されている。マップテーブル73 は、外部から供給されかつユーザーによって求められる 「理想的な」配列に呼応するアドレスを受け取り、矢印 7 a)、セクタの実際の配列に対応する実際の内部アド レスを供給する(矢印75)。実際のアドレス7、もま 【0039】 読み出しおよび消去列デコーダ65,67 50 た、行および列デコーダに直接供給することができる。

(8)

#\$阴平9-106648

【0045】マップテーブル73は、論理回路またはメモリ度素のように、いかようにも形成することができる。また、後者の場合、それは、特殊なメモリアレイにより、あるいは、図9(a)に概略が示されているメモリアレイ2の一番を用いることによってなされる。

13

【() 0 4 6】従って、直線的なセクタ配列とは反対に、また、図9(b)に既知のメモリマップのように、配列は、図9(c)に示されたように、ユーザーの要求にどちらがより合っているかによって達成される。そして、例えば、データセクタの隣りにプログラム格納セクタを維持することにより、メモリスペースをより便利なように組織化する。

【0047】さらに、消去可能な形態のマップテーブル73の場合、ユーザーによって自由にプログラムされ得る再プログラム中能なメモリは、求められるメモリスペース内でセクタの相対的位置を変更し得る。

【0048】提案されている構成は、改降のない列冗長 度制御を行うと力に、迫加回路素子のない、冗長列アド レスをイネーブルし、または読み出すための更なるセク タを追加する。ひとつの解決策は、図10に示されてい 20 るように、プログラムおよびデータセクタS1~S12 に加えて、図8に示されているのと同様に、メモリアレ イ2もまたセクタSA~SFを備えることである。ま た、セクタS1~512、SΛ~SFは、グローバルビ ット線に接続された冗長列を備える。メモリ1もまた欠 列メモリ80を備えると共に、制御ユニットでによっ て、イネーブルされた(読み出しまたは浮き込み)セル のアドレスを供給され(矢印83)、また、欠別メモリ 80によって欠けた列のアドレスを供給される(矢印8 2) 冗長庭制御コニット81を備える。冗長度制御ユニ 30 ット81はそこで、入ってきたアドレスを比較し、それ らが一致している場合(欠けた列がアドレスされてい る)、線84を介して、読み出しおよび消去列デコーダ 65.67をディスエーブルとすると共に、線85を介 して、読み出しおよび消去センスアンプ66、68と接 税された特殊冗上デコーダ86の出力をイネーブルす る。この動作は、デコーダ65,67を介して欠けた列 をディスエーブルし、冗長デコーダ86を介して対応す る冗長列をイネーブルすると共にその代わりを果たす。 従って、セクタSA~SFによって拡張しているか、あ 40 るいは、例えばセクタSI~SI2で構成される基本構 成を有しているかにかかわらずメモリーの構成が維持さ れる。

【0049】ープ、すべての列冗長を作る代わりに、その一部分(ローカルビット線)のみを欠いている場合、 冗長であり、また、同一のグローバルビット線に接続されたセクタSB、S2、S10のそれではない。例えば セクタS7の欠けているローカルビット線のみを作ることが可能である。しかしながら、この場合、非常に多く の数の欠乏状態にうまく対処するため、メモリの適合性 50

が非常に大きくなり、より複雑な制御論理が必要となる。

14

【0050】更なる変形例によれば、冗長デコーダ×6を行くことができ、冗長制御ユニットは列デコーダ65,67を制御して、欠けたアドレスとなっている順とは反対に冗長グローバルビット線をアドレスする。

【0051】 冗長セクタを有する既知の解決策と比較すると、本発明による構成は、飛盤されたセクタに属するセルのすべての列の代わりに、特定の冗長セクタにおいて欠けた列のみを作成し、そのため、冗長セクタにおいて求められる行の数を減らし、従って、全体としてメモリのサイズを減らすという優位性がある。

【0052】本発明によるメモリデバイスの優位性に先の記載より明らかであろう。特に、記載された構成では、メモリアレイの2つのセクタが同時に作動し、従って、メモリアクセス時間、特に、セクタ消去時におけるそれが大幅に短縮される。また族構成は、高い調整性を示す。さらに、セクタの再マッピングを行うことができ、従って、故障なく使用できかつ冗長動作が素直である。

【0053】しかしながら、ここに記蔵し図示されているようなメモリデバイスに対して、本発明の範囲から逸脱することなく変更を加えることができるのは明らかである。特に、記載された解決策に、絶縁されたメモリデバイス、好ましくはフラッシュメモリを適用することができる。同様に、マイクロコントローラー内の集積メモリやASM(Application Specific Nemory :特定用途メモリ)デバイスのような専用メモリにも適用できる。さらに、ローカルバイアス線に接続されたグローバルバイアス線もまた、ビット線に代えて、またはそれに加えてワード線とすることが可能である。

[0054]

【発明の効果】本願において開示される発明のうち、代 表的なものによって得られる効果を簡単に説明すれば、 下記のとおりである。

【0055】すなわち、メモリ装置が有するメモリアレイの複数のセクタのうち少なくとも2つを同時にアドレスすることができる。

【図面の簡単な説明】

【図1】従来のメモリおよび本発明のある実施形態にも 有効な典型的な構造図である。

[図2]本発明の第1の実施形態によるメモリアレイの 構造の概略図である。

【図3】図2のメモリアレイの変形の詳細図である

【図4】図2および3のメモリのアドレスの様々な /5法を例示する論理図である。

【図 5】 本発明によるメモリの行デコーダの 1 つの 皮施 例を簡略化した回路図である。

【図6】本発明によるメモリの列デコーダの1つの『点施例を削略化した回路図である。

(9)

特開平9-10668× 16

15

【図7】本発明によるメモリの更なる構造図である。

【図8】本定明によるメモリの変形の図である。

【図9】 (a) は本発明によるメモリの更なる変形の

四、(b)は従来のメモリに対応する論理マップ図、

(c) は (a) の本発明によるメモリの変形に対応する 論理マップ圏である。

【図11)】本発明の更なる変形の関である。

【符号の規明】

1 メモリ

2 メモリアレイ

3 行デコーダ

4 列デコーダ

7 制御ユニット

11 行セクタ

12 列セクタ

13 グローバルビット線

14 ローカルピット線

*16 制御線

17 ローカル列デコーグ

30 メモリセル

34 デコーディングセクション

35 マルチプレクサ

36,37 アドレス線

38 選択線

58~60 選択トランジスタ

63 三重線

10 65.67 列デコーダ

66,68 センスアンプ

73 マップテーブル


75 セクタアドレス信号

S1~S12 セクタ


B1~B16 出力級

YN1~YN16 制御信号


[図1]



[2]4]




[图8]




特別平9-106688

(10)

[图2]




[図3]




(11)

特開平9-106688






[図6]



(12)

特開平9-106688





フロントページの続き

Fig. 9(b)

(72)発明者 ロレンツォ・ベダリーダ イクリア国、20075 ロディ、ヴィア・ヴェンティ・セッテンプレ、29

Fig.9(c)

(72) 発明者 ジュゼッペ・フジッロ イタリア国、20100 ミラーノ、ヴィン・ ヴァッラッツェ、61

-65

Fig. 10

(13)

特開平9−10668×

(72) 梵明者 アンドレア・シルヴァーニ イタリア国、20100 ミラーノ、ヴィア・ デル・カスターニョ、5 ************

RECEPTION OK

TX/RX NO

RECIPIENT ADDRESS

DESTINATION ID

ST. TIME

TIME USE

PGS. RESULT 5126

+212 391 0631

08/25 18:23

06'01

43

OK

FAX RECEIVED

AUG 25 2008